

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2000-36765

(P2000-36765A)

(43) 公開日 平成12年2月2日(2000.2.2)

(51) Int. Cl.	識別記号	FI	ページ(参考)
H03M 13/27		H03M 13/22	5C059
H04N 7/08		H04N 7/08	Z 5C063
	7/081	7/13	A 5J065
// H04N 7/24			

審査請求 未請求 請求項の数2 FD (全14頁)

(21) 出願番号 特願平10-218705

(22) 出願日 平成10年7月17日(1998.7.17)

(71) 出願人 000003595

株式会社ケンウッド

東京都渋谷区道玄坂1丁目14番6号

(72) 発明者 堀井 昭浩

東京都渋谷区道玄坂1丁目14番6号 株式会社ケンウッド内

(72) 発明者 白石 憲一

東京都渋谷区道玄坂1丁目14番6号 株式会社ケンウッド内

(74) 代理人 100078271

弁護士 砂子 信夫


最終頁に続く

(54) 【発明の名称】 デインターリーブ回路

(57) 【要約】

【課題】 記憶容量が少なくてもデインターリーブ回路を提供する。

【解決手段】 デインターリーブ用メモリ4に対してデインターリーブに基づく順序にてアドレスデータAを出力するアドレスデータ発生器3を備え、アドレスデータAによって指定されたデインターリーブ用メモリ4のアドレス位置に記憶されている主信号を読み出し、そのアドレス位置にインターリーブされて入力される次の主信号を書き込んで行くことにより、デインターリーブ用メモリ4の記憶容量を1スーパフレーム分とした。



## 【特許請求の範囲】

【請求項1】 BSデジタル放送受信機におけるデインターリーブ回路であって、1スロット中における上信号の数を $m$ とし、デインターリーブの深さを $n$ とし、デインターリーブ用のメモリに割り付けた固有のアドレス番号を $y$ とし、データの読み書きアドレス位置を指定するアドレスデータを $A$ とし、 $a \bmod b$ は $a - \alpha b$  ( $\alpha$ は0を含む自然数)の剰余であるとしたとき、 $(y \neq n \times m - 1)$ のときは $A = y \times n$ の $x$ 乗  $\bmod (n \times m - 1)$ とし、

$(y = n \times m - 1)$ のときは $A = y$ とし、

アドレス番号 $y$ までを繰返し指定した回数であるアドレスセット番号 $x$ を $A = y \times n$ の $x$ 乗  $\bmod (n \times m - 1)$ において $y = 1$ のときに $A = 1$ となる $x$ とし、

かつ $y \times n$ の $x$ 乗の値が $(n \times m - 1)$ の値未満のときは $A = (y \times n$ の $x$ 乗)とするアドレスデータ $A$ を発生するアドレスデータ発生手段を備え、

アドレス発生手段により発生されたアドレスデータで指定されるメモリのアドレス位置に記憶されている主信号を読み出し、該アドレス位置にデインターリーブされて入力される次の主信号を書き込むことを特徴とするデインターリーブ回路。

【請求項2】 請求項1記載のデインターリーブ回路において、アドレスデータ発生手段は入力される主信号の数を計数する $m$ 進カウンタと、 $m$ 進カウンタのキャリを計数する $S$ 進カウンタと、 $S$ 進カウンタの計数値に $(n \times m)$ を乗算する乗算器と、

スロットの方向に主信号数を計数し、計数主信号値が $(m - 1)$ に達したとき $n$ 方向に1段シフトしてスロット方向に主信号を計数し、同様に順位繰り返して計数値が $(n \times m)$ に達するまで計数するオフセット値計数手段と、

乗算器の出力とオフセット値計数手段の計数とを加算する加算手段と、

を備え、加算手段の出力をアドレスデータ $A$ とすることを特徴とするデインターリーブ回路。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明はBSデジタル放送受信機に用いるデインターリーブ回路に関する。

【0002】

【従来の技術】 BSデジタル放送受信機におけるインターリーブ方式は、既に知られているように、バイト単位で $8 \times 203$ バイトのブロックインターリーブが行われ、スーパーフレーム方向で各フレームのスロット番号が同一のスロット間でインターリーブが行われている。

【0003】 ここで、BSデジタル放送信号の主信号のMPEG2-TSパケットは外符号誤り訂正のための

(2)

特開2000-36765

2

バリエーション16バイトを含む203バイトと同期信号、変調方式や誤り訂正方式などを示すために伝送多重制御

(TMCC (Transmission and Multiplexing Configuration Control)) 信号の1バイトとの204バイトで形成される1スロットからなり、48スロットで1フレームを構成し、8フレームを1スーパーフレームとしている。

【0004】 上記のようにインターリーブされたデータをデインターリーブするためには、2スーパーフレーム分の記憶容量を有するメモリが必要であった。このために、最大155904バイト (= 203 (バイト)  $\times$  48 (スロット)  $\times$  8フレーム  $\times$  2 (スーパーフレーム)) にも及ぶ記憶容量のメモリが必要である。

【0005】

【発明が解決しようとする課題】 しかしながら、従来のように2スーパーフレームに及ぶ記憶容量のメモリを用いてデインターリーブ回路を構成するときは、デインターリーブ回路を集積回路化する場合にゲート数が多くなるほかチップ面積が大きくなってしまいう問題点があった。

【0006】 本発明は、記憶容量が少なくすむデインターリーブ回路を提供することを目的とする。

【0007】

【課題を解決するための手段】 本発明にかかるデインターリーブ回路は、BSデジタル放送受信機におけるデインターリーブ回路であって、1スロット中における主信号の数を $m$ とし、デインターリーブの深さを $n$ とし、デインターリーブ用のメモリに割り付けた固有のアドレス番号を $y$ とし、データの読み書きアドレス位置を指定するアドレスデータを $A$ とし、 $a \bmod b$ は $a - \alpha b$  ( $\alpha$ は0を含む自然数)の剰余であるとしたとき、 $(y \neq n \times m - 1)$ のときは $A = y \times n$ の $x$ 乗  $\bmod (n \times m - 1)$ とし、 $(y = n \times m - 1)$ のときは $A = y$ とし、アドレス番号 $y$ までを繰返し指定した回数であるアドレスセット番号 $x$ を $A = y \times n$ の $x$ 乗  $\bmod (n \times m - 1)$ において $y = 1$ のときに $A = 1$ となる $x$ とし、かつ $y \times n$ の $x$ 乗の値が $(n \times m - 1)$ の値未満のときは $A = (y \times n$ の $x$ 乗)とするアドレスデータ $A$ を発生するアドレスデータ発生手段を備え、アドレス発生手段により発生されたアドレスデータで指定されるメモリのアドレス位置に記憶されている主信号を読み出し、該アドレス位置にデインターリーブされて入力される次の主信号を書き込むことを特徴とする。

【0008】 本発明にかかるデインターリーブ回路では、アドレス発生手段によって発生されるアドレスデータ $A$ によって指定されるメモリのアドレス位置に記憶されている主信号が読み出される。この読み出しによって実質的に空きとなったアドレス位置にデインターリーブされて入力される次の主信号が書き込まれるために、デインターリーブ用のメモリの記憶容量でデインターリーブが

(3)

特開2000-36765

3

行なえて、デインターリーブ用のメモリの記憶容量は、従来必要とした2スーパーフレームの記憶容量のメモリに対して、1/2の記憶容量のメモリで済み、集積回路化したとき必要面積は少なくて済むことになる。

【0009】本発明にかかるデインターリーブ回路において、アドレスデータ発生手段は入力される主信号の数を計数するm進カウンタと、m進カウンタのキャリを計数するS進カウンタと、S進カウンタの計数値に $(n \times m)$ を乗算する乗算器と、スロットの方向に主信号数を計数し、計数主信号値が $(m-1)$ に達したときn方向に1段シフトしてスロット方向に主信号を計数し、同様に順次繰り返して計数値が $(n \times m)$ に達するまで計数するオンセット値計数手段と、乗算器の出力とオフセット値計数手段の計数とを加算する加算手段と、を備え、加算手段の出力をアドレスデータAとすることを特徴とする。

【0010】アドレス発生手段から出力されるアドレスデータにより指定される、メモリのアドレス位置から主信号が読み出され、かつ書き込まれることによって、デインターリーブが行なわれる。

【0011】

【発明の実施の形態】以下、本発明にかかるデインターリーブ回路を実施の形態によって説明する。

【0012】図1は、本発明の実施の一形態にかかるデインターリーブ回路の構成を示すブロック図である。本発明の実施の一形態にかかるデインターリーブ回路はトレリス符号方式（以下、トレリス符号方式をTCと記す）8PSK（符号化率 $r=2/3$ ）が46スロット、読み込み符号化およびパンクチャード符号化方式QPSK（符号化率 $r=1/2$ ）が1スロットの場合を例示している。

【0013】図3（a）は各スーパーフレームに同期して出力されるスーパーフレームパルスaを示す。B5デジタル放送信号を受信して内符号復号された出力（バイト単位）、すなわちトレリス符号、または読み込み符号に対する復号器であるトレリス、ピタビ復号器によって復号されてバイト化された図3（b）に示す内符号復号データbはスーパーフレームパルスaに同期して出力される。内符号復号データbはスーパーフレームタイミング信号と伝送モード信号とを受けたタイミング信号発生器1から出力される図3（c）に示す書き込みゲートパルスcを受けてバッファメモリ2に書き込まれる。

【0014】この書き込みは、書き込みゲートパルスcによって、例えばFIFOからなるバッファメモリ2に203バイトの主信号が書き込まれて記憶される。同期信号、TMCC信号およびバーストシンボル信号は分離されてバッファメモリ2へは書き込まれず、この期間は無データが書き込まれる。図3（c）において4バイトの表記はバーストシンボル期間を示している。

【0015】ここで、バイト化されたデータのデータレ

4

ートは変調方式、符号化率に依存し、例えばTC8PSK符号（符号化率 $r=2/3$ （以下、符号化率 $r=2/3$ は省略する場合もある））のデータレートを1とすれば、QPSK符号（符号化率 $r=1/2$ （以下、符号化率 $r=1/2$ は省略する場合もある））ではデータレートは1/2である。したがって、本形態では8PSK符号が46スロット、QPSK符号が1スロットの場合であって、QPSK符号の情報ビット伝送効率8PSK符号の場合の1/2であり、シンボル速度一定の変調がされているため伝送スロットは2スロットとなって、1フレームで48スロットになる。

【0016】また、BPSK符号（符号化率 $r=1/2$ （以下、符号化率 $r=1/2$ は省略する場合もある））ではデータレートは1/4である。また、BPSK（符号化率 $r=1/2$ ）で伝送される同期信号、TMCC信号区間はTC8PSKのデータレートに対して1/4のデータレートであり、バーストシンボル信号4バイトはQPSK（符号化率 $r=1/2$ ）で伝送され、バーストシンボル信号のデータレートは1/2のデータレートである。

【0017】タイミング信号発生器1から出力される書き込みゲートパルスcを受けて、203バイトの主信号のバッファメモリ2への書き込みの際に、TMCC信号およびバーストシンボル信号は主信号から分離されて、バッファメモリ2への書き込みは行われないこと前記のとおりである。

【0018】バッファメモリ2に書き込まれた内符号復号出力bは、図3（a）に示すスーパーフレームパルスから所定の時間差をおいた図3（d）に示す読み出しスタートパルスdの発生時期から、タイミング信号発生器1から出力される図3（e）に示す読み出しゲートパルスeを受けて、TMCC信号およびバーストシンボル信号の期間読み出しを実質的に停止して、203バイトの主信号j（以下、203バイトのバイトの記載を省略する場合もある）が一定の速度でバッファメモリ2からバースト的に読み出される。さらに、タイミング信号発生器1からアドレスデータ発生器3に図3（f）（図3（g）に一部を拡大して示してある）に示すデインターリーブ書き込み、読み出しゲートパルスfが出力される。

【0019】デインターリーブメモリ書き込み、読み出しゲートパルスfを受けたアドレスデータ発生器3から図3（h）に示すアドレスデータAおよび図3（i）に示すR/W信号jがデインターリーブメモリ4に出力され、図3（j）に示す203バイトの主信号jがデインターリーブメモリ4へ順次書き込まれ、読み出しアドレス指定に基づいてデインターリーブメモリ4からの読み出しに際してデインターリーブが行われ、デインターリーブされた図3（k）に示す203バイトの主信号kがデインターリーブメモリ4から出力される。

(4)

特開2000-36765

5

【0020】R/W信号iは高電位のときには読み出し指示が行われ、低電位のときには書き込み指示が行われて、アドレスデータAによるアドレス指定によって主信号jが読み出されたアドレスに次に供給された主信号が書き込まれる。

【0021】次に、図2に基づいてさらに詳細に説明する。図2は本実施の形態における処理過程毎のデータフレーム構成を示している。

【0022】図2(a)はバッファメモリ2へ供給される内符号復号データbを示す。図2(a)に示す内符号復号データbは、46スロットをTC8PSK信号で、1スロットをQPSK信号(符号化率 $r=1/2$ )で伝送する場合の1スーパーフレーム分のフレーム構成を示している、12バイトの同期、TMCC信号に続き、TC8PSKの主信号203バイト、バーストシンボル信号に相当する空白部4バイト、主信号203バイト、バーストシンボル信号に相当する空白部4バイト、…、QPSK(符号化率 $r=1/2$ )の主信号203バイト、バーストシンボル信号に相当する空白部4バイトにて1フレームが構成され、また、第0フレーム～第7フレームの8フレームで1スーパーフレームが構成されている。

【0023】図2(a)に示す内符号復号データbのデータストリームは書き込みゲートパルスcによって、同ゲートパルスが高電位の区間のみバッファメモリ2に書き込まれて記憶される。図2(b)に示すように、主信号、すなわち同期信号、TMCC信号、バーストシンボル信号区間以外の信号がバッファメモリ2に書き込まれる。

【0024】タイミング信号発生器1においてはスーパーフレームパルスuを受けて、一定時間遅延された読み出しスタート信号dが生成されこのタイミングによって読み出しゲートパルスeが出力される。読み出しゲートパルスeを受けてバッファメモリ2からは一定の速度で読み出しが行われる。読み出し速度は基本レートである8PSKの速度とする。

【0025】読み出しゲートパルスeは、48バイトの同期、TMCC信号区間休止し、203バイト読み出し、4バイト休止し、203バイト読み出し、4バイト休止し、…、203バイト休止し、4バイト休止しとなる。同期、TMCC信号区間が48バイトとなるのはそのデータ速度が書き込み時には $1/4$ であったため、読み出し時にはその4倍(12バイト $\times 4=48$ )となるからである。

【0026】最後に203バイト休止としたのは、主信号のQPSK符号の情報ビット伝送効率はTS8PSK符号の場合の $1/2$ であり、シンボル速度一定の要調がされているため伝送スロットは2スロットとなっているが、内符号復号によって203バイトとなつて、この部分にダミーデータを挿入するためである。図2(c)は

6

203バイト休止とされた部分にダミーデータが挿入された様子を示している。

【0027】なお、ここではバーストシンボル信号をバッファメモリ2へ書き込まないとしたが、バースト信号も主信号と共に書き込み、また、読み出しを行ってもよい。この場合は図3(c)に示すバッファメモリ書き込みゲートパルスcと図3(c)に示す読み出しゲートパルスeの4バイト区間低電位になっている部分を高電位とすればよい。

10 【0028】タイミング信号発生器1からは図3(f)に示すデインターリーブメモリ書き込み、読み出しゲートパルスfがアドレスデータ発生器3へ出力される。デインターリーブメモリ書き込み、読み出しゲートパルスfを受けて、アドレスデータ発生器3からはアドレスデータAおよびR/W信号iがデインターリーブメモリ4に出力され、デインターリーブが行われる。

20 【0029】図2(c)に示すダミーデータを含んだバッファメモリ2からの出力データjは、デインターリーブメモリ書き込み、読み出しゲートパルスにタイミングを一致させられたアドレスデータA、R/W信号iによってデインターリーブメモリ4に書き込まれ、読み出される。図3(g)～(k)にはデインターリーブメモリ書き込み、読み出しゲートパルスgを1スロット区間分拡大し、同時に1スロット区間分拡大したアドレスデータAとR/W信号iとデインターリーブメモリ書き込みデータj、読み出しデータkを示している。

【0030】図3からも明白なように、先ず1スーパーフレーム前のデインターリーブされたデータkが読み出され、続いて現在のデインターリーブするためのデータjを書き込む順となる。また、書き込みデータjはデータkを読み出した同一アドレスに書き込むことにより、書き込みデータ、読み出しデータのタイミングも同一となる。読み出されたデータkはデインターリーブされたデータであり、そのフレーム構成は図2(c)と同様である。

【0031】デインターリーブはデインターリーブメモリ4への書き込み、読み出し動作によって行なわれる。次にアドレスデータ発生器3について説明する。

40 【0032】アドレスデータ発生器3についての詳細な説明の前に、アドレスデータ発生器の原理を図4、図5および図6に基づいて説明する。

【0033】図4、図5および図6は、mはデータ長の基本単位(=BSデジタル放送の場合は203バイト)、nはインターリーブの深さ(=BSデジタル放送の場合は8(1スーパーフレームを構成するフレームの数))であるが、簡単のために $m=5$ および $n=4$ としたときの、 $n \times m=4 \times 5$ のデインターリーブを説明する例である。

50 【0034】図4(a)、図5(a)、(b)および(c)のデインターリーブマトリクスの上段にはアドレ

7

スデータを、下段に人力されたデータが記入してある。  
図4 (a) に示すようにアドレスデータA [0]、A [1]、A [2]、A [3]、…A [18]、A [19] に対して、データストリームD [0]、D [1]、D [2]、D [3]、…D [18]、D [19] が書き込まれている。このデータは図4 (a) に示すように横方向に順次書き込まれ、図4 (b) に示すように縦方向に順次読み出されてインターリーブがなされる。

【0035】この状態が図5 (a) に示してあり、この状態をアドレスセット番号x=0の場合とする。この状態は、アドレスデータ発生器3からは順次、

A [0]、A [1]、A [2]、A [3]、A [4]、A [5]、……、A [18]、A [19] のアドレスデータが出力され、データストリームD [0]、D [1]、D [2]、D [3]、D [4]、D [5]、……、D [18]、D [19]

に対する深さ4のインターリーブされたデータストリーム

D [0]、D [5]、D [10]、D [15]、D [1]、D [6]、……、D [14]、D [19]

が書き込まれた状態である。

【0036】この場合、アドレスデータ発生器3から出力されるアドレスデータは単にインクリメントであり、これを基本アドレスセットと呼ぶ。デインターリーブメモリ4からの読み出しアドレスデータは、読み出された後のデータストリームがインターリーブされる前の状態D [0]、D [1]、D [2]、D [3]、D [4]、D [5]、……、D [18]、D [19]

となるように、アドレスデータ発生器3からは順次、

A [0]、A [4]、A [8]、A [12]、A [16]、A [1]、……、A [15]、A [19]

のアドレスデータが出力される。このアドレスセット番号xを1とする。

【0037】読み出しが行なわれたアドレス位置に次のデータストリームが書き込まれる。このデータストリームは、

D' [0]、D' [5]、D' [10]、D' [15]、D' [1]、D' [6]、……、D' [14]、D' [19]

であり、図5 (b) はこのデータストリームが書き込まれた状態を示している。

【0038】同様にデインターリーブされるには、

A [0]、A [16]、A [13]、A [10]、A [7]、A [4]、……、A [3]、A [19]

のようにアドレスデータが出力されるようにアドレッシングされれば、

D' [0]、D' [1]、D' [2]、D' [3]、D' [4]、D' [5]、……、D' [18]、D' [19]

のデータが得られる。この状態がアドレスセット番号x

(5)

特開2000-36765

8

=2の状態である。

【0039】また、このアドレスデータの順、すなわちデータが読み出されたアドレスデータにより指定されたアドレス位置に順次、データ

D'' [0]、D'' [5]、D'' [10]、D'' [15]、D'' [1]、D'' [6]、……、D'' [14]、D'' [19]

が書き込まれ (図5 (c))、アドレスセット番号x=3の

A [0]、A [7]、A [14]、A [2]、A [9]、A [16]、……、A [12]、A [19]

のアドレスデータにより指定された位置からデータが読み出されれば、データ

D'' [0]、D'' [1]、D'' [2]、D'' [3]、D'' [4]、D'' [5]、……、D'' [18]、D'' [19]

が出力される。

【0040】図6ではデインターリーブメモリ4に対して割り付けられた固有のアドレスデータに対応するアドレス番号yと、読み出し書き込み回数に対応するアドレス番号xとを繰り返し指定した回数であるアドレスセット番号xとに対するアドレスデータAの推移を示し、例えば、アドレスセット番号x=2を例に説明すれば、デインターリーブメモリ4に対して割り付けられた固有のアドレス番号A [0]、A [16]、A [13]、A [10]、A [7]、A [4]、……、A [3]、A [19] がアドレスデータとしてアドレスデータ発生器3から出力されることを示している。

【0041】ここで、デインターリーブを行う手順をまとめると次の如くである。

a. アドレスセット番号x=0で読み出し (一番始めは省略)、

b. アドレスセット番号x=0で書き込み、

c. アドレスセット番号x=1で読み出し、

d. アドレスセット番号x=1で書き込み、

e. アドレスセット番号x=2で読み出し、

f. アドレスセット番号x=2で書き込み、

.

.

q. アドレスセット番号x=8で読み出し、

r. アドレスセット番号x=8で書き込み、

s. アドレスセット番号x=9 (=0) で読み出し、

となって、データが読み出されたアドレスデータのアドレスに入力されてくるデータが書き込まれる。このように、 $n \times m = 4 \times 5$ のデインターリーブでのアドレスデータの指定はアドレスセット番号xが9の周期で巡回することが判る。アドレスセット番号xの周期が9でこれを周期Xと記す。周期X=0は意味がなくX=0は除く。

【0042】次にこのアドレッシングを一般式化する。

(6)

特開2000-36765

9

10

デインターリーブの深さを $n$ 、基本単位のデータ数を  
 $m$ 、アドレスセット番号を $x$ 、アドレス番号を $y$ 、アド\*

\*レスデータを $A$ とすると、アドレスデータ $A$ は

$$A = y \times n \text{ の } x \text{ 乗 modulo } (n \times m - 1) \quad (y \neq n \times m - 1)$$

… (1式)

$$A = y \quad (y \neq n \times m - 1)$$

… (2式)

により指定される。この場合、 $a \text{ modulo } b$ は、  
 $a - \alpha b$  ( $\alpha$ は0を含む自然数)の剰余であつて、 $a$ が  
 $b$ 未満のときには、 $a \text{ modulo } b$ は $a$ であるとする。

【0043】アドレスセット番号 $x$ の周期 $X$ は(1)式  
 において $y=1$ のときに $A=1$ となる $x$ を求めることによつて得られ、この場合は前記したように $X=9$ である。

【0044】図4、図5および図6による例は、2次元  
 のアドレスマトリクス上でのデインターリーブに関して  
 一般式化したものだが、BSデジタル放送信号のデイン  
 ターリーブにも適用することができる。BSデジタル  
 放送信号では同一スロット間でフレーム方向に深さ8  
 のインターリーブが行なわれるが、1スロットには20  
 3バイトの主信号が割り当てられており、203(バイト)  
 $\times 8$ (フレーム)の2次元マトリクスが48(スロ  
 ット)集まったものとして扱うことができる。つまり、  
 1スーパーフレーム分のメモリ空間を48分割し、それ  
 ぞれのエリア内で203 $\times 8$ のデインターリーブを行う  
 ことになる。

【0045】本実施の一形態では、1スーパーフレーム  
 のメモリマトリクスを図7のように定める。 $m=203$   
 (バイト) $\times n=8$ (フレーム) $\times S=48$ (スロ  
 ット)とし、アドレスは203 $\times 8$ の2次元マトリクスで  
 アドレス0から $m$ 方向にインクリメントし、続いて $n$ 方  
 向に一段シフトしてまた $m$ 方向にインクリメントし、…  
 というように定めると、1スロットの最終アドレスは1  
 623となる。また、スロット方向へは、第1スロット  
 から第48スロットの方向へ、 $n \times m=1624$ ずつオ  
 フセットが加えられて行くものとする。

【0046】この場合も、アドレスセット番号 $x$ の周期  
 $X$ は(1)式において $y=1$ のときに $A=1$ となる $x$ か  
 ら求められて、アドレスセット番号 $x$ の周期 $X=180$   
 である。

【0047】図8にアドレスデータ発生器3の実施例を  
 示し、図9および図10にその作用を示すフローチャ  
 ートを示す。

【0048】アドレスデータ発生器3は図8に示すよう  
 に、ストローブパルス発生部50、ストローブ発生部5  
 0と協働してスロットの番号を指定するスロット番号検  
 出部51、ストローブパルス発生部50とスロット番号  
 検出部51と協働してモデュロ演算を行なつてアドレス  
 データを送出するモデュロ演算部52とを備えている。  
 ここで、 $m=203$ (1スロットにおける主信号のバイ  
 ト数)、 $n=8$ (デインターリーブの深さ)、 $S=48$

(1フレームにおけるスロット数)、 $F=8$ (1スー  
 パーフレームを構成するフレーム数であつて、 $F=n=$   
 $8$ )、 $X=180$ (アドレスセット回数 $x$ の周期)であ  
 る。ここで、後記する加算器70を除くモデュロ演算部  
 52がオフセット値計数手段に対応する。

【0049】ストローブパルス発生部50はタイミング  
 信号発生器1から出力されるデインターリーブ書き込  
 み、読み出しゲートパルスが供給されて、該デインター  
 リーブ書き込み、読み出しゲートパルスが高電位の期間  
 出力されるクロックパルスを受けてクロックパルス時計  
 数する $m$ 進カウンタ53と、 $m$ 進カウンタ53のキャリ  
 出力の計数を行なう $S$ 進カウンタ54と、 $S$ 進カウン  
 タ54のキャリ出力の計数を行なう $F$ 進カウンタ55と、  
 $F$ 進カウンタ55のキャリ出力の計数を行なう $X$ 進カ  
 ンタ56と、 $m$ 進カウンタ53の計数値 $mcnt$ と $S$ 進カ  
 ンタ54の計数値 $Scnt$ と $F$ 進カウンタ55の計数値  
 $Fcnt$ と $X$ 進カウンタ56の計数値 $xcnt$ とを受けてスト  
 ローブパルスを発生するデコーダ57とからなってい  
 る。

【0050】 $S$ 進カウンタ54の計数値は $m$ 進カウン  
 タ53がクロックパルスを0から203回計数する毎にイン  
 グリメントされるために、 $S$ 進カウンタ54でスロ  
 ット番号を検出していることになる。スロット番号検出部  
 51では $S$ 進カウンタ54の計数値を受けて( $n \times m$ )  
 倍する乗算器58とからなり、 $S$ 進カウンタ54の計数  
 値に基づいてスロット番号の開始アドレスデータ0、1  
 624、3248、…、76328を発生することにな  
 る。スロット番号検出部51からのこの出力に後記のデ  
 ータ $A0$ が加算されて、アドレスデータ $A$ が得られる。

【0051】モデュロ演算部52は $A$ オフセットレジ  
 スタ60を設定値1に初期化する設定器59、ストローブ  
 パルス $s_a$ を受けて $R$ オフセットレジスタ61の置数値  
 が置数される $A$ オフセットレジスタ60、ストローブパ  
 ルス $s_b$ を受けてアドレスデータ $A0$ を置数する $R$ オフ  
 セットレジスタ61、アドレスデータ $A0$ と $A$ オフセッ  
 トレジスタ60の置数値を加算する加算器62と、加算  
 器62の加算出力と設定器63の設定値( $n \times m$ )とを  
 比較する比較器64と、(加算器62の加算出力 $\geq$ 設定  
 器63の設定値( $n \times m$ ))のときの比較器64の出力  
 に基づき加算器62の加算出力から設定器65の設定値  
 ( $n \times m - 1$ )を減算した値をアドレスデータ $A\#$ とし  
 て出力し、かつ(加算器62の加算出力 $\geq$ 設定器63の  
 設定値( $n \times m$ ))でないとき比較器64の出力に基づ  
 き加算器62の加算出力をアドレスデータ $A\#$ として出  
 力する減算器66と、減算器66から出力されるアドレ

(7)

特開2000-36765

11

スデータA''をストローブパルスs\_cを受けて置数値とするAmentレジスタ67と、減算器66から出力されるアドレスデータA''とAmentレジスタ67の置数値との一方をセレクトパルスs\_pにより選択するセレクタ68と、セレクタ68から出力されるアドレスデータA'を1クロックパルスの期間遅延させるDフ／フからなるラッチ69と、ラッチされたアドレスデータA0と乗算器58の出力とを加算する加算器70とを備え、加算器70の出力をアドレスデータAとする。

【0052】Aオフセットレジスタ60へのストローブパルスs\_aはF進カウンタ55のキャリ出力に同期して出力される。ただし、xcnt=X-1の場合は1が置数され、xcnt≠X-1の場合はRオフセットレジスタ61の置数値Roffsetが置数される。Rオフセットレジスタ61へのストローブパルスs\_bはF進カウンタ53の計数値Fcntが0、S進カウンタ52の計数値Scntが0、かつm進カウンタ53の計数値mcntがnになったときに出力される。Amentレジスタ67へのストローブパルスs\_cはS進カウンタ52の計数値Scntが0で、かつm進カウンタ53の計数値mcntが0になったときに出力される。セレクタ68へのセレクトパルスs\_pはm進カウンタ53の計数値mcnt=m-1、かつS進カウンタ52の計数値Scnt≠5-1となったときに出力されて、Amentレジスタ67の置数値が選択される。

【0053】加算器62にてAオフセットレジスタに置数された値とアドレスデータA0とが加算され、加算結果が比較器64と減算器66に送出される。アドレスデータA0は203×8の2次元マトリクス上でのアドレスデータであり、スロット数をカウントするS進カウンタ54の計数値Scntを乗算器58によってn×m倍された（つまりスロット方向へのオフセット）値とアドレスデータA0との加算結果が、アドレスデータAとなる。

【0054】比較器64は加算器62の加算出力が(n×m(=1624))以上となった場合に減算器66に対して減算指示を出力し、減算器66は減算指示を受けて加算器62からの加算出力から設定器65に設定されている(n×m-1)を減算する。また、加算器62の加算出力が(n×m(=1624))以上でない場合は減算されず、加算器62の加算出力がそのまま減算器66から出力される。

【0055】Amentレジスタ67にはストローブパルスs\_cの発生時点でのアドレスデータA''が置数されおり、セレクタ68がセレクト信号s\_pを受けた場合にAmentレジスタ67の置数値A''がセレクトされて出力される。セレクタ68からの出力をアドレスデータA'とする。アドレスデータA'がラッチ69によってラッチされ、ラッチ出力をアドレスデータA0とする。また、Rオフセットレジスタ61はストローブパルスs\_aを受けて、その時点でのデータA0が置数される。また、R

12

オフセットレジスタ61の置数値はAオフセットレジスタ60に出力され、ストローブパルスs\_aを受けてAオフセットレジスタ60に置数される。

【0056】m進カウンタ53、S進カウンタ54、F進カウンタ55、X進カウンタ56およびラッチ69は共通のクロックパルスで動作しているが、デインターリーブメモリ書き込み、読み出しゲートパルスが低電位の場合には動作を停止する。

【0057】図9および図10のフローチャートに基づいてアドレスデータ発生器3の作用を説明する。

【0058】デインターリーブが開始されるとAオフセットレジスタ60の置数値Aoffsetが1に初期化され、かつX進カウンタ56の計数値xcntすなわちアドレスセット番号xは0に初期化される（ステップS1）。また、m進カウンタ53の計数値mcnt、S進カウンタ54の計数値ScntおよびカウンタF54の計数値Fcntが0に初期化され、ラッチ69も初期化されてアドレスデータA0も初期化される（ステップS2）。この時のデータA''がAmentレジスタ67に置数されるがこの場合は0が置数されることになる（ステップS3）。また、ストローブパルスs\_cはm進カウンタ53の計数値mcntが0、S進カウンタ52の計数値Scntが0になったとき高電位になるためAmentレジスタ67への置数はF進カウンタ55のインクリメント毎に行なわれることになる。

【0059】セレクタ68を介して出力されたAmentレジスタ67への置数値はラッチ69にてラッチされて、アドレスデータA0が確定する（ステップS4）。デコード57からF進カウンタ55の計数値Fcnt=0、S進カウンタ54の計数値Scnt=0、m進カウンタ53の計数値mcnt=n=8か否かがチェックされる（ステップS5）。ステップS5において、F進カウンタ55の計数値Fcnt=0、S進カウンタ54の計数値Scnt=0、m進カウンタ53の計数値mcnt=n-8と判別されたときにストローブパルスs\_bが出力され、Rオフセットレジスタ61にアドレスデータA0が置数され（ステップS6）、ステップS7が実行される。しかるに、この時点ではm進カウンタ53の計数値mcnt=0であるためステップS5からステップS7が実行される。

【0060】ステップS7においてm進カウンタ53の計数値mcntが、計数値mcnt=m-1(=202)になるまでは、ステップS7に続いて図9において図示していないがm進カウンタ53の計数値mcntがインクリメントされて、次いでステップS8が実行される。ステップS8において加算器62によってアドレスデータA0とAオフセットレジスタ60に置数されている置数値とが加算される（ステップS8）。加算器62の加算出力A''が(n×m(=1624))以上である場合には、（ステップS9）、加算出力A''から(n×m-1(=1623))が減算され、ステップS4から実行さ

13

れる(ステップS10)。加算器62の加算出力 $A \#'$ が $(n \times m (=1624))$ 以上でない場合にステップS9に続いてステップS4から実行される。

【0061】ここまでの動作を前記アドレッシングの一般式に照らし合わせると、Aオフセットレジスタ60の置数値は $n$ の $x$ 乗に等しく( $n$ の $x$ 乗が $(n \times m - 1)$ を超えた場合には $(n \times m - 1)$ を繰り返して減算したときの剰余に等しい)、 $y \times n$ の $x$ 乗は $n$ の $x$ 乗の累積加算に等しい。また、 $(n \times m - 1)$ のモデュロ演算は、データ $A \#'$ が $(n \times m - 1)$ の2倍を超えることがないことから、 $(n \times m - 1)$ を超えた場合に $(n \times m - 1)$ を減算することで構成が簡略化できる。データ $A \#'$ が $(n \times m - 1)$ と等しくなる最終アドレスでは、 $(n \times m - 1)$ を減算すると0となってしまう具合を来す。

【0062】しかるに、 $A \#'$ が $(n \times m - 1)$ と等しくなるのは最終アドレスのみであることから、減算の条件を、 $(n \times m)$ を超えた場合に $(n \times m - 1)$ を減算すると変更することによりこれを回避できる。これは、前記アドレッシングの一般式の $y = n \times m - 1$ の場合に、 $A = y$ とする条件を単純化したことと同等である。

【0063】 $m$ 進カウンタ53の計数値 $mcnt$ が $m - 1 (=202)$ となった場合には $S$ 進カウンタ54の計数値 $Scnt$ に基づく条件分岐のステップが実行される(ステップS11)。 $S$ 進カウンタ54の計数値 $Scnt$ が $S - 1 (=47)$ となるまではステップS12が実行され、ステップS12に続いてステップS4から繰り返して実行される。ステップS12では $S$ 進カウンタ54の計数値 $Scnt$ がインクリメントされ、また $m$ 進カウンタ53の計数値 $mcnt$ がリセットされ、そしてアドレスデータ $A'$ として $Amcnt$ レジスタ67の置数値が出力される(ステップS12)。つまり、セクタ68によって $Amcnt$ レジスタ67の置数値が選択される。この動作は、各スロットのアドレスデータ $A$ の初期値を、フレーム内で等しくするためである。

【0064】例えば1フレーム目では各スロットのアドレスデータ $A0$ は0で始まり、また2フレーム目では203から始まる。したがって、2フレーム目ではスロットが代わる毎にアドレスデータ $A0$ に203をロードする必要がある。現時点では $F$ 進カウンタ55の計数値 $Fcnt = 0$ 、つまり1フレーム目なので、スロットのインクリメント毎に $Amcnt$ レジスタ67に置数されていた0がロードされることになる。上記の動作は $S$ 進カウンタ54の計数値 $Scnt$ が $S - 1 (=47)$ となるまで繰り返される。

【0065】 $S$ 進カウンタ54の計数値 $Scnt$ が $S - 1 (=47)$ となった場合には、 $F$ 進カウンタ55の計数値 $Fcnt$ に基づく条件分岐ステップが実行される(ステップS13)。ステップS13において $F$ 進カウンタ55の計数値 $Fcnt = F - 1$ に満たない場合は、ステップ

(8)

特開2000-36765

14

S14が実行されて $F$ 進カウンタ55の計数値 $Fcnt$ がインクリメントされ、 $S$ 進カウンタ54の計数値 $Scnt$ および $m$ 進カウンタ53の計数値 $mcnt$ のリセットが行なわれる(ステップS14)。続いてAオフセットレジスタ60へ $A0$ が累算される(ステップS15)。これは、フレーム変更時のアドレスデータ $A0$ の初期値は、前フレームの最終値のデータ $A0$ の次の値になるからである。

【0066】つまり、アドレスセット番号 $x$ が0のときは、1フレーム目の最終のアドレスデータ $A0$ は202であり、2フレームの先頭は、Aオフセットレジスタ60の置数値は1であるから、 $202 + 1 = 203$ となる。また、ステップS15での結果、ステップS16が実行され、データ $A' \geq (n \times m)$ がチェックされ、ステップS16の結果、選択的にステップS17が実行され、次いでステップS3が実行される。データ $A'$ が $(n \times m)$ を超えた場合に $(n \times m - 1)$ が減算される(ステップS17)ことは、前記の場合と同様である。さらに、この結果はステップS3によって $Amcnt$ レジスタ67に置数され、スロットが変更されることにロードされる値となる。

【0067】ステップS13において $F$ 進カウンタ55の計数値 $Fcnt$ が $F - 1 (=7)$ となった場合にはこの時点で、1スーパーフレーム分のデインク・リーブは完了している。 $X$ 進カウンタ56の計数値 $xcnt$ に基づく条件分岐(ステップS20)により、アドレスセット番号 $x$ が $x = X - 1 (=179)$ に達していない場合には、ステップS21が実行され、ステップS6において置数されたRオフセットレジスタ61の置数値がAオフセットレジスタ60に置数される(ステップS21)。さらに、アドレスセット番号 $x$ がインクリメントされる(ステップS22)。

【0068】この動作を前記したアドレッシングの一般式、(1式)および(2式)により説明する。

【0069】Aオフセットレジスタ60の置数値は、 $n$ の $x$ 乗、つまり $y = 1$ の場合のアドレスデータ $A$  ( $A = 1 \times n$ の $x$ 乗の値)に等しいが(前記の如く、 $n$ の $x$ 乗の値が $(n \times m - 1)$ を超えた場合には $(n \times m - 1)$ で減算を繰り返したときの剰余に等しい)、次のアドレスセットのAオフセットレジスタ60の置数値 $Aoffset'$ は同様に $1 \times n$ の $(x + 1)$ 乗 $= 1 \times n$ の $x$ 乗 $\times n = 8 \times n$ の $x$ 乗となり、これは $y = 8$ の場合のアドレスデータ $A$ に等しい。言い換えれば、現在の $y = 8$ のアドレスデータ $A$ を記憶しておけば、これは次のアドレスセット番号 $x$ のAオフセットレジスタ60の置数値である $Aoffset'$ となり、計算回路が省略できることになる。ステップS5、ステップS6により $y = mcnt = n = 8$ のときのアドレスデータ $A$ をRオフセットレジスタ61に記憶していたので、次のアドレスセットに進む前にこれをAオフセットレジスタ60に書き込むのであ



(9)

特開 2000-36765

15

る。また、X進カウンタ56の計数値xcntがX-1 (=179) となった場合には、全て初期化される。

【0070】本実施の一形態によって生成されたアドレスデータAの一部を図11および図12に示す。紙面の関係から、アドレスセット番号xは17まで、またアドレス番号yは50までを示した。

【0071】以上のように本実施の一形態にかかるデインタリーブ回路によれば、アドレスデータ発生器9によって発生させたデインタリーブメモリ4へのアドレスデータAに対してリード(R)、ライト(W)、リード(R)、ライト(W)、……のようにライトよりもリードが先行して行なわれ、データが読み出されたことによって空きとなったアドレスにデータを書き込むことによって、メモリの使用効率を向上させている。

【0072】これに対し、例えば2つのアドレスデータ発生器を設けて1つを読み出しアドレスデータ発生専用とし、1つを書き込みアドレスデータ発生専用として、読み出しをスーパーフレーム単位で高速に行なうことができる。この場合アドレスデータは同一のアドレスデータでなければならない。例えば、図3に示したタイミングによれば、読み出し、書き込みともに203バイト処理をしては4バイト区間休止という繰返しであるが、読み出しのみ4バイトの休止をせずに連続的に読み出すようにすることも可能である。

【0073】

【発明の効果】以上説明したように本発明にかかるデインタリーブ回路によれば、1スーパーフレーム分の記憶容量のメモリでデインタリーブが行なえるようになり、部品点数、部品コストが下がる効果が得られる。また、集積回路化した場合は従来に比べゲート数が削減でき、かつチップ面積が大幅に縮小できることになる。

【図面の簡単な説明】

【図1】本発明の実施の一形態にかかるデインタリーブ回路の構成を示すブロック図である。

【図2】本発明の実施の一形態にかかるデインタリーブ回路におけるバッファメモリの入出力データの説明に供する模式図である。

【図3】本発明の実施の一形態にかかるデインタリーブ回路におけるタイミング信号発生器のタイミング信号の説明に供する模式図である。

【図4】本発明の実施の一形態にかかるデインタリーブ回路でデインタリーブされるインタリーブの説明に供する模式図である。

【図5】本発明の実施の一形態にかかるデインタリー

16

ブ回路におけるデインタリーブの原理の説明に供する模式図である。

【図6】本発明の実施の一形態にかかるデインタリーブ回路におけるデインタリーブの原理の説明に供する模式図である。

【図7】本発明の実施の一形態にかかるデインタリーブ回路におけるデインタリーブの説明に供するアドレス空間の模式図である。

【図8】本発明の実施の一形態にかかるデインタリーブ回路におけるアドレスデータ発生器の構成を示すブロック図である。

【図9】本発明の実施の一形態にかかるデインタリーブ回路におけるアドレスデータ発生作用の説明に供するフローチャートである。

【図10】本発明の実施の一形態にかかるデインタリーブ回路におけるアドレスデータ発生作用の説明に供するフローチャートである。

【図11】本発明の実施の一形態にかかるデインタリーブ回路における発生アドレスの一部を示す模式図である。

【図12】本発明の実施の一形態にかかるデインタリーブ回路における発生アドレスの一部を示す模式図である。


【符号の説明】

- 1 タイミング信号発生器
- 2 バッファメモリ
- 3 アドレスデータ発生器
- 4 デインタリーブ用のメモリ
- 50 ストローブパルス発生部
- 51 スロット番号検出部
- 52 モデュロ演算部
- 53、54 m進カウンタ、S進カウンタ
- 55、56 F進カウンタ、X進カウンタ
- 57 デコーダ
- 58 乗算器
- 59、63、66 設定器
- 60、61 Aオフセットレジスタ、Rオフセットレジスタ
- 62、70 加算器
- 64 比較器
- 66 減算器
- 67 Amentレジスタ
- 68 セレクタ
- 69 ラッチ

(10)

特開2000-36765



【図1】




【図4】

(a)

A[0] D[0]	A[1] D[1]	A[2] D[2]	A[3] D[3]	A[4] D[4]
A[5] D[5]	A[6] D[6]	A[7] D[7]	A[8] D[8]	A[9] D[9]
A[10] D[10]	A[11] D[11]	A[12] D[12]	A[13] D[13]	A[14] D[14]
A[15] D[15]	A[16] D[16]	A[17] D[17]	A[18] D[18]	A[19] D[19]



【図2】



【図6】

アドレスセット番号


アドレス番号

	0	1	2	3	4	5	6	7	8	9
0	0	0	0	0	0	0	0	0	0	0
1	1	4	18	7	9	17	11	6	5	1
2	2	8	13	14	18	15	3	12	10	2
3	3	12	10	2	8	19	14	18	15	9
4	4	16	7	9	17	11	6	5	1	4
5	5	1	4	18	7	9	17	11	6	5
6	6	5	1	4	18	7	9	17	11	6
7	7	9	17	11	6	5	1	4	18	7
8	8	19	14	18	15	3	12	10	2	8
9	9	17	11	6	5	1	4	18	7	9
10	10	2	8	19	14	18	15	3	12	10
11	11	6	5	1	4	18	7	9	17	11
12	12	10	2	8	19	14	18	15	3	12
13	13	14	18	15	3	12	10	2	8	19
14	14	18	15	3	12	10	2	8	19	14
15	15	3	12	10	2	8	19	14	18	15
16	16	7	9	17	11	6	5	1	4	18
17	17	11	6	5	1	4	18	7	9	17
18	18	15	3	12	10	2	8	19	14	18
19	19	19	19	19	19	19	19	19	19	19


(11)

特開2000-36765


【図3】



【図5】




【図9】




(12)

特開2000-36765

【図7】




【図8】



(13)

特開2000-36765

【図10】



【図11】

アドレスセット番号x

	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
1	1	8	84	512	850	308	841	238	285	497	730	871	1278	470	814	868	438	242
2	2	18	138	1024	77	818	58	472	830	994	1480	319	828	940	1028	108	872	484
3	3	24	182	1538	827	924	800	708	785	1491	587	1290	582	1110	1842	875	1308	728
4	4	32	258	425	184	1232	118	844	1080	185	1287	838	238	237	433	218	121	868
5	5 <td>40</td> <td>320</td> <td>937</td> <td>1004</td> <td>1540</td> <td>889</td> <td>1180</td> <td>1325</td> <td>862</td> <td>404</td> <td>1809</td> <td>1511</td> <td>727</td> <td>847</td> <td>1084</td> <td>557</td> <td>1210</td>	40	320	937	1004	1540	889	1180	1325	862	404	1809	1511	727	847	1084	557	1210
6	6	48	384	1449	231	223	177	1418	1590	1359	1134	957	1184	1187	1481	327	893	1452
7	7	56	448	338	1081	632	1018	28	232	233	241	305	817	44	352	1193	1429	71
8	8	64	512	850	308	841	238	285	497	730	871	1278	470	814	868	438	242	319
9	9	72	576	1362	1158	1148	1077	501	782	1227	78	824	123	884	1380	1302	678	695
10	10	80	640	251	385	1457	295	737	1027	101	808	1585	1388	1454	271	546	1114	707
11	11	88	704	783	1235	142	1198	873	1282	588	1538	943	1062	301	785	1411	1550	1039
12	12	95	768	1275	482	450	354	1209	1567	1085	845	291	708	721	1289	854	283	1281
13	13	104	832	164	1312	768	1195	1445	139	1592	1378	1282	358	1241	190	1520	799	1529
14	14	112	896	675	839	1068	413	98	484	466	482	810	11	88	704	783	1235	142
15	15	120	960	1188	1389	1374	1254	284	729	968	1212	1581	1287	668	1218	6	48	384
16	16	128	1024	77	818	58	472	530	984	1460	318	828	840	1028	108	872	484	826
17	17	136	1088	589	1488	387	1313	789	1283	334	1048	277	583	1498	823	115	820	868
18	18	144	1152	1101	693	875	931	1002	1524	831	158	1248	248	945	1137	981	1356	1110
19	19	152	1216	1613	1543	983	1372	238	168	1328	885	895	1522	815	28	224	169	1352
20	20	160	1280	692	770	1281	690	1474	431	202	1818	1567	1175	1285	642	1080	809	1384
21	21	168	1344	1014	1620	1599	1431	87	698	688	723	915	828	132	1058	333	1041	213
22	22	176	1408	1528	847	284	648	328	881	1196	1453	283	481	802	1570	1199	1477	455
23	23	184	1472	416	74	592	1490	339	1228	70	580	1254	134	1072	461	442	280	687

アドレス番号

(14)

特開2000-36765

【図12】

アドレスセット番号x

24	24	192	1538	927	924	900	708	795	1491	567	1230	582	1410	1342	875	1308	728	839
25	25	200	1600	1433	131	1208	1549	1031	133	1084	387	1553	1063	389	1489	561	1182	1181
26	26	208	41	328	1001	1516	787	1287	338	1581	1127	901	716	859	300	1417	1390	1323
27	27	216	108	840	228	201	1608	1503	683	435	234	249	368	1329	894	660	411	42
28	28	224	189	1352	1078	509	828	116	828	932	964	1220	22	178	1408	1526	847	284
29	29	232	234	241	305	817	44	352	1193	1428	71	368	1298	848	298	769	1203	528
30	30	240	297	753	1155	1125	885	588	1459	303	801	1539	931	1118	813	12	96	788
31	31	248	361	1235	982	1433	103	824	100	890	1531	887	804	1588	1327	677	532	1010
32	32	256	423	154	1232	118	944	1080	985	1297	838	235	257	433	218	121	868	1252
33	33	264	489	886	458	428	162	1298	630	171	1368	1208	1533	903	732	887	1404	1484
34	34	272	553	1178	1809	734	1008	1532	895	668	475	554	1185	1373	1248	230	217	113
35	35	280	617	67	538	1042	221	145	1160	1185	1206	1525	830	220	197	1036	653	355
36	36	288	681	579	1385	1350	1062	381	1425	39	312	873	492	690	851	339	1089	597
37	37	296	745	1091	813	35	280	817	67	538	1042	221	145	1160	1185	1206	1525	839
38	38	304	809	1803	1483	349	1121	853	332	1033	148	1192	1421	7	56	448	838	1081
39	39	312	873	492	680	851	939	1089	587	1530	879	540	1074	477	570	1314	774	1323
40	40	320	937	1004	1540	959	1180	1325	882	404	1809	1511	727	847	1084	567	1210	1665
41	41	328	1001	1516	787	1267	398	1581	1127	901	716	859	360	1417	1588	1423	29	184
42	42	336	1085	405	1817	1573	1238	174	1392	1398	1446	207	33	264	489	666	469	426
43	43	344	1129	917	844	260	457	410	34	272	559	1178	1909	734	1003	1532	895	868
44	44	352	1193	1423	71	568	1298	648	299	789	1283	528	882	1204	1517	776	1331	810
45	45	360	1257	918	821	876	518	882	564	1268	350	1497	614	51	408	18	144	1152
46	46	368	1321	830	148	1184	1357	118	829	140	1120	845	288	521	822	884	580	1394
47	47	376	1385	1342	998	1462	575	1354	1094	637	227	193	1544	991	1438	127	1018	13
48	48	384	1449	231	225	177	1418	1390	1359	1134	957	1184	1197	1481	327	883	1452	255
49	49	392	1513	743	1076	485	834	203	1	8	64	512	850	808	841	238	285	487
50	50	400	1577	1259	302	783	1475	439	266	505	794	1483	503	778	1355	1102	701	739

フロントページの続き

(72)発明者 新城 壮一

東京都渋谷区道玄坂1丁目14番6号 株式会社ケンウッド内

Fターム(参考) 5C059 KK08 MA00 SS02 UA05 UA36

5C063 AA11 AB03 AC01 CA40

5J065 AA03 AB01 AC02 AF03 AG06

AH02 AH05 AH06 AH09 AH15